Cadence amplia partnership con TSMC su processi avanzati A14 e N2P per chip AI e HPC

Da Public Technologies
  • Cadence Design Systems ha ampliato la collaborazione con TSMC su strumenti certificati e IP per i nodi avanzati A14, A16, N2P, N3.
  • Certificati i flussi digital, signoff, analog e custom per A14 e A16; obiettivo accelerare progetti AI e HPC con migliori tempi di tape-out.
  • Dimostrata una soluzione UALink su N3P; UCIe-64G già tape-out su A14, LPDDR6 in sviluppo.
  • Su N2P, flussi certificati; IP già tape-out include DDR5, LPDDR5 e PCIe 6.0, con PCIe 3.0 atteso nel quarto trimestre 2026.
  • Supporto esteso a TSMC 3DFabric per sistemi wafer-scale con centinaia di chiplet, includendo routing die-to-die certificato per requisiti UCIe.


Disclaimer: This news brief was created by Public Technologies (PUBT) using generative artificial intelligence. Cadence Design Systems Inc. published the original content used to generate this news brief via Business Wire on September 23, 2026, and is solely responsible for the information contained therein.

Capital Com è un provider di servizi di sola esecuzione. Il presente materiale è da ritenersi una comunicazione di marketing e non costituente ricerca o consulenza in materia di investimenti. I pareri riportati su questa pagina non costituiscono una raccomandazione da parte di Capital Com o dei suoi agenti. La Società non rilascia alcuna dichiarazione o fornisce garanzie in merito all'accuratezza o all’esaustività delle informazioni rese. Chiunque agisca sulla base di quanto riportato in questa pagina lo fa avendo piena consapevolezza dei rischi a cui si espone.